## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出頗公開番号

# 特開平5-121662

(43)公開日 平成5年(1993)5月18日

(51)Int.Cl.5

識別記号

FI

技術表示箇所

HOIL 27/04

H 8427-4M

21/82

9169-4M

庁内整理番号

H01L 21/82

F

審査請求 未請求 請求項の数3(全 4 頁)

(21)出願番号

特顯平3-279372

(71)出願人 000004237

日本電気株式会社

(22)出顧日 平成3年(1991)10月25日 東京都港区芝五丁目7番1号

(72)発明者 山田 和美

東京都港区芝五丁百7番1号日本電気株式

会社内


(74)代理人 弁理士 内原 晋

# (54) 【発明の名称】 半導体集積回路

# (57)【要約】

【目的】半導体集積回路の静電気による破壊は、半導体 集積回路が単体として扱われている状況、即ち組立工程 〜選別工程〜出荷/梱包〜基板への実装迄が最も可能性 が高い、本発明では当該工程内での静電気印加による破 壊には有効に作用し、一方実動作中には回路から切離さ れる静電保護回路の提供を目的とする。

【構成】静電保護ダイオードと被保護回路との間にヒュ ーズ素子を挿入し、半導体集積回路実装後ヒューズ素子 に直流大電流を加え、烙断させる。このように、保護回 路を信号端子と分離する手段を有している。



20

# 【特許請求の範囲】

【請求項1】 信号端子と内部回路との間に、前記信号 端子に印加される高電圧入力を接地端子または電源端子 へ放電する保護回路を設けた半導体集積回路において、 前記保護回路を前記信号端子から電気的に分離する手段 を備えていることを特徴とする半導体集積回路。

【請求項2】 電気的に分離する手段は、信号端子と保 護回路との間に挿入されたヒューズ素子である請求項1 記載の半導体集積回路。

【請求項3】 電気的に分離する手段は、信号端子と接 10 る。 地端子との間に挿入されたエンハンスメント型MOSト ランジスタである請求項1記載の半導体集積回路。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は半導体集積回路に関し、 特に保護回路付き半導体集積回路に関する。

#### [0002]

【従来の技術】半導体集積回路の信号入力端子または信 号出力端子(以下信号端子という)に印加される静電気 等による高電圧入力から内部回路を保護する保護回路 は、半導体集積回路の集積度の向上に伴い一層その役割 が重要となってきている。

【0003】図5に従来用いられる最も一般的な保護回 路を示す。この保護回路では信号端子INより静電気等 の高圧入力が加わった場合、ダイオードD1またはD2 の順方向通電または逆方向ブレークダウンにより内部回 路への高電圧、高電流流入を防止するものである。

【0004】信号端子INに正値高電圧が加った場合、 電源Vccが通電中であればダイオードD2 の順方向通電 により前述の高電圧は I N→D2 →Vcc 端子の経路にて 放電され、内部回路への高電圧印加が免れる。

【0005】また電源Vccが非通電中では、一方のダイ オードD1の逆方向プレークダウンにより印加高電圧を 接地端子へ放電する。

【0006】更に信号端子INに負値高電圧が加った場 合はダイオードD1 の順方向通電またはダイオードD2 の逆方向ブレークダウンによる接地端子または電源Vcc 端子への放電により内部回路を保護する。

### [0007]

【発明が解決しようとする課題】前述した従来の保護回 40 である。 路は、印加高電圧放電に伴う大電流(ときに数百ミリア ンペアにも及ぶ) に耐えるように、各ダイオードの接合 面積は数百平方ミクロン程度に設計されるが、半導体集 積回路内の接合としては最も大面積を必要とする。

【0008】このため接合容量も数pFに達する場合が

【0009】一方、特に高周波信号を扱う場合や、信号 パルスの急峻な立上り、立下りを必要とする高速論理回 路の場合、信号端子に寄生する接合容量により、信号振 幅の低下や、パルス立上り、立下り時間の増大が生ずる という問題点がある。尚このような問題を軽減するため

保護回路のダイオードを小面積化すると、充分な保護効 果が得られない。

#### [0010]

【課題を解決するための手段】本発明は、信号端子と内 部回路との間に、前記信号端子に印加される高電圧入力 を接地端子または電源端子へ放電する保護回路を設けた 半導体集積回路において、前記保護回路を前記信号端子 から電気的に分離する手段を備えているというものであ

# [0011]

【実施例】次に本発明について図面を参照して説明す

【0012】図1は本発明の第1の実施例を示す回路図 である。

【0013】信号端子INから内部回路へ継がる信号線 に電流熔断型のヒューズ素子Fを介してESD素子であ る大接合面積のダイオードD1 を接続し、アイオードD 1 のアノードを接地端子に接続する。

【0014】通常、半導体集積回路を単体として扱う場 合即ち、組立工程、選別工程等の製品検査中や回路基板 に実装される迄の間が最も静電気等による破壊が生じ易 く、回路基板に実装後は各信号端子が他の半導体集積回 路や受動素子に接続され、インピーダンスが低下する一 方、外部からの静電気そのものも侵入する機会は少な い。従って本実施例の半導体集積回路を実装後、信号端 子 I Nより大電流を数秒に渡り吸入 (接地より信号端子 方法へ電流を通電) することにより、ヒューズ素子Fを 熔断させることにより信号端子 I N及ひ被保護内部回路 と静電気放電用のダイオードD」とを電気的に分離する 30 ことができる。これにより実装後、実使用状態では大面 積のダイオードD』が接続されていないため、信号端子 I Nに於ける寄生容量は大幅に低減し、従って高周波信 号の振幅低下や、高速パルス波形のなまりが防止でき

【0015】一方、実装前では、静電気等の瞬間的な電 流パルスではヒューズ素子は熔断しないから、ダイオー ドD」による効果的な静電保護機能は確保される。

【0016】図2は本発明の第2の実施例を示す回路図

【0017】ゲート・ソース間電圧が0Vでもチャネル 形成がある所謂エンハンスメント型のP型MOSトラン ジスタMのソースを信号端子 I N及び被保護内部回路間 配線に接続し、ゲートは抵抗Rを介して設置すると共に 高位電源線 (Voc) へ接続する。またドレインは接地す

【0018】このような保護回路を有する半導体集積回 路が回路基板等に実装されず単体で取り扱われている環 境では、電源Vccは抵抗Rにより接地されているからゲ 50 ート電圧はOVとなる。この時、MOSトランジスタM 3

は、エンハンスメント型であるため、信号端子IN及び 被保護回路はMOSトランジスタMのオン抵抗r。により接地される。

【0019】図3はP型MOSトランジスタの平面図である。P型シリコン基板に形成したNウェルにP型のソース領域Sを設ける。ソース領域Sの周囲のウェル表面にゲート酸化膜を介してゲート電極Gを設ける。ゲート電極G直下のチャネル領域を囲んでP型のドレイン領域を設ける。内部回路はN型MOSトランジスタで形成されるかあるいはCMOS構成とする。

【0020】本実施例の等価回路を図4(a)に示す。 DawはMのソース・ウェル間ダイオード、Dwはウェル・P型シリコン基板間ダイオードである。図4(b)は 電源電圧Vcc印加前の状態を示す等価回路図である。

【0021】最も静電気印加を受け易い、単体状態の半 導体集積回路(電源電圧Vccが加わっていない状態)で あっても、その信号端子 I Nはオン抵抗 r。 により接地 へ放電されるため、内部回路は破壊を免れることができ る。一方、半導体集積回路が回路基板等に実装され、電 源端子に正値の電源電圧が加えられると、MOSトラン 20 ジスタMのゲートは電源電圧値迄上昇し、従ってMOS トランジスタMはカッド・オフの状態となり、ソース・ ドレイン間は高抵抗となる。この状態では、図4(c) の等価回路で示されるように、信号端子INは、MOS トランシジスタMのソース・ウェル間ダイオードDsmの みにより電源Vccへ接続される。ここで、MOSトラン ジスタMの形成を例えば図3に示すように、小面積のソ ース領域Sを持つものに設計することで、ダイオードD s\*の面積は少なく押えられ、従って寄生容量も小さくす ることができる。一方電源印加のない状態ではゲート電 30 極G下のチャネル領域は広く、オン抵抗 r。を小さくで きるため、当該状態での静電気保護機能は充分確保され

る。

### [0022]

【発明の効果】以上説明したように本発明は、保護回路を信号端子から電気的に分離する手段を有しているので、半導体集積回路が最も静電気障害を受け易い組立実装迄の間は、保護回路により内部回路を効果的に保護できる一方、実装後に保護回路を分離することにより、保護回路の寄生容量による高周波信号の減衰や、高速パルス波形のなまりを防止し、半導体集積回路の本来の高性10 能特性を発揮させることかできるという効果がある。

4

## 【図面の簡単な説明】

【図1】本発明の第1の実施例の回路図である。

【図2】本発明の第2の実施例を示す回路図である。

【図3】図2のMOSトランジスタMの形状例を示す平面図である。

【図4】本発明の第2の実施例に於ける寄生素子を含む 回路図(図4(a))、電源印加前の等価回路図(図4 (b))および電源印加後の等価回路図(図4(c)) である。

(図5) 従来の保護回路の一例を示す回路図である。(符号の説明)

D ドレイン領域

D1 D2 ダイオード

Dsw, Dw 寄生ダイオード

F ヒューズ素子

G ゲート電極

IN 信号端子

M P型MOSトランジスタ

R 抵抗

r。 P型MOSトランジスタのオン抵抗

S ソース領域

Vcc 電源端子又は電源電圧



